§ Smart Assembler Guide

Эти материалы являются зеркалом сайта sasm.narod.ru, я эти статьи не писал.
Глава 1. Введение в защищённый режим

• 1.0 Вступительное слово от автора
• 1.1. Обзор режимов микропроцессоров IA-32
• 1.2. Уровни привилегий
• 1.3. Адресация памяти в защищённом режиме
• 1.4. Дескриптор
• 1.5. Селектор
• 1.6. Использование регистров общего назначения для адресации
• 1.7. Глобальная дескрипторная таблица
• 1.8. Регистры управления
• 1.9. Вход в защищённый режим
• 1.10. Возврат в режим реальных адресов

Глава 2. Прерывания в защищённом режиме

• 2.1. Основы работы прерываний
• 2.2. Дескрипторы прерываний
• 2.3. Исключения
• 2.4. Таблица дескрипторов прерываний
• 2.5. Аппаратные прерывания
• 2.6. Установка IDT в программе
• 2.7. Заглушки
• 2.8. Обработчики аппаратных прерываний

Глава 3. Управление памятью

• 3.1. Страничная организация памяти
• 3.2. Таблицы и каталоги страниц
• 3.3. Таблица страниц
• 3.4. Каталог страниц
• 3.5. Регистр PDBR
• 3.6. Включение страничного преобразования
• 3.7. Использование страничного преобразования
• 3.8. Обработчик страничного нарушения
• 3.9. Определение количества физической памяти
• 3.10. UPMM — Used Physical Memory Map
• 3.11. Обработчик исключения страничного нарушения
• 3.12. Демонстрация работы обработчика исключения страничного нарушения

Глава 4. Мультизадачность

• 4.1. Задачи
• 4.2. Локальные дескрипторные таблицы
• 4.3. Сегмент состояния задачи
• 4.4. Управление задачами
• 4.5. Карта разрешения ввода/вывода
• 4.6. Регистр задачи TR
• 4.7. Задачи и флаги
• 4.8. Задачи и страничная организация памяти
• 4.9. Реализация мультизадачности
• 4.10. Использование LDT
• 4.11. Шлюз задачи
• 4.12. Использование шлюзов задачи

Глава 5. Защита

• 5.1. Проверки, обеспечивающие защиту
• 5.2. Использование уровней привилегий
• 5.3. Межсегментная и межуровневая передача управления
• 5.4. Шлюз вызова
• 5.5. Использование стека
• 5.6. Привилегированные команды
• 5.7. Защита на уровне страниц