Блог страдающего Лиса
Lorem ipsum hello dolor sit world amet
06 мар 2023 Пн
Логический анализатор на CLOCK
Как-то подумал я, а как же работает PLL и написал микропрограмму для верилога и своей девборды DE0, чтобы визуализировать это дело.
Получились вот такие вот домики. Здесь я делаю замеры 25 мгц и 6.25 мгц на основной частоте 100 мгц. Как можно понять из диаграммы, сигналы плотно пригнаны друг к другу и идут ровно, нигде не смещаясь, и это ровно то, что мне нужно.
Получились вот такие вот домики. Здесь я делаю замеры 25 мгц и 6.25 мгц на основной частоте 100 мгц. Как можно понять из диаграммы, сигналы плотно пригнаны друг к другу и идут ровно, нигде не смещаясь, и это ровно то, что мне нужно.
<< Ранние записи |
Поздние записи >>